SEMICONDUCTOR MEMORY DEVICE

Patent Number:

JP1159890

Publication date:

1989-06-22

Inventor(s):

KUMANOTANI MASAKI; others: 01

Applicant(s)::

MITSUBISHI ELECTRIC CORP

Requested Patent:

☐ JP1159890

Application Number: JP19870322106 19871217

Priority Number(s):

IPC Classification:

G11C11/34

EC Classification:

Equivalents:

Abstract

PURPOSE:To reduce the charging and discharging currents of bit lines by providing a voltage effective means to shift down a first power source voltage to a prescribed potential, setting one side of a bit line pair at the prescribed potential and setting the other side at a second power source voltage, at the time of amplifying by means of a sense amplifier.

CONSTITUTION: Since the first power source voltage is given to a gate at the time of conducting a transistor Q6 and the first power source voltage is given through the transistor Q6 also to a drain, a transistor Qc executes a work to shift down the potential of a node NHL, namely, the potential of a connecting line HL to (first power source voltage minus a threshold voltage). Since one side of a bit line pair BL1 and the inverse of-BL is set at the prescribed potential, in which the first power source voltage is shifted down by a voltage lowering means Qc, and the other side is set at the second power source voltage level at the time of amplifying by means of a sense amplifier 2, by connecting both the bit line pair BL1 and the inverse of-BL after the amplification, the potentials of the bit line pair-BL and the inverse of-BL are set at 1/2 of the prescribed potential. Thus, the charging and discharging currents of the bit line pair BL1 and the inverse of-BL can be reduced without increasing a standby current.

Data supplied from the esp@cenet database - I2

9日本国特許庁(JP)

①特許出願公開

@ 公 開 特 許 公 報 (A) 平1-159890

@Int_Cl_4

識別記号

厅内整理番号

码公開 平成1年(1989)6月22日

G 11 C 11/34

353

E-8522-5B

審査請求 未請求 発明の数 1 (全6百)

砂発明の名称 当

半導体記憶装置

到特 願 昭62-322106

②出 願 昭62(1987)12月17日

 正樹 兵

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

砂発明者 堂阪

勝 己

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

砂代 理 人 弁理士 大岩 増雄 外2名

明 柳 貫

1. 発明の名称

半净体配值装置

- 2. 特許請求の範囲
- (1) 第1の電源電圧及び第2の電源電圧が第 1の制御信号に従い第1及び第2の宿圧供給軽路よりそれぞれ供給されるセンスアンプにて、ピット線対の電位差を検知し増幅することでメモリセルの情報を誘出す方式の半導体記憶装置において、前記第1の電圧供給経路に介養され前記第1の

前記第1の電圧供給経路に介養され例配別1の 電源電圧を所定電位にシフトダウンさせる電圧降 下手段を購え

前記センスアンプは、増幅時にピット線対の一方を前記所定価位に、他方を前記第2の電源電圧に設定することを特徴とする半導体記憶装置。

(2) 前記電圧効果手段は、前記第1の電圧供給 軽器に介卸され制御電極に前記第1の電弧電圧 が印加されることで前記第1の電弧電圧をその関値電圧だけ降下させるトランジスタを含む特許部 求の範囲第1項記載の半導体記憶接渡。

- (3) 前記第2の電源電圧は接地レベルである 特許請求の範囲第1項または第2項記載の半導体 記憶装置。
- 3. 発明の詳細な説明

(産業上の利用分野)

この発明は、第1の制御信号に従い第1の電源電圧及び第2の電源電圧が第1及び第2の電圧供給を路より供給されるセンスアンプにて、ピット検対の電位差を検知し増幅することでメモリセルの情報を誘出す方式の半導体配位装置に関するものである。

(従来の技術)

近年、ダイナミック型MOSRAM(以下「DRAM」という。)等の高集積メモリでは、その高集積化に伴い、低消費電力化が望まれている。 DRAMでは、機消費電流においてピット協対の 充放電電波の占める割合が大きい。そこでピット 線対の充放電電波の低減化が計られた。

第3回は「ISSCC DIGEST OF TECHNICAL PAPERS fcb.1987 pp.12-13」に記載された。A 90ns 4Hb DRAH In a 300 mil Olp に関示された、DRA Mの概念を示した図であるメモリセル及びセンス アンプ周辺を示した回路図である。

同図において、1はメモリセルであり、選択トランジスタQ0、メモリキャパシタC0から構成され、選択トランジスタQ0を介してピット練BL及びワード輸WLに接続されている。

□ 2 はセンスアンプであり、ビット線 B L ′ ・B L ′ のに設けられ、ソースが接続線 L L に共通に接続された n チャネルMISトランジスタ Q 1 ・Q 2 よりフリップフロップを構成し、ソースが接続された p チャネルMISトランジスタ Q 3 ・Q 4 よりフリップフロップを構成することで、ビット線 B L ′ ・B L ′ ・の電位、他方を接続線 H L の電位に増幅する・

接続校ししはゲートに制即信号SOが印加されるロチャネルMISトランジスタQ5を介して接地レベル("し"レベル)に、接続格HLはゲートに反転制知信号SOが印加されるロチャネルM

そして、時刻て2からワード線WLが立上り
"日"レベルになると、メモリセル1内の選択トランシスタQOが導通し、メモリキャパシタCOに移動された電荷がピット線BLに伝わり、メモリキャパシタCOが"日"レベルを記憶している場合は第4図の実線に示すようにピット線BLの電位がわずかに上昇する。この上昇は、トランジスタQ8を介してピット級BL/の電位にも伝わる

そして、時刻 T 3 に初節 信号 S O (SO) を"H"レベル("L"レベル)に立上げ(立下げ)ることで、トランジスタ Q 5 . Q 6 を導通させ、接続 ねしし、H しの電位を各々接地レベル、電源 促圧 V CC レベルにすることでセンスアンプ 2 を活性化する。センスアンプ 2 が活性化するとピット韓 B L ′ . B L′ ぬのわずかな電位差により、ト

ISトランジスタQ6を介して電源電圧V_{CC}("H"レベル)に接続されることで電圧供給経路の動きをする。

Q 7 はピットね対 B L . B L の電位をイコライズするための n チャネルMISトランジスタで、Q 8 . Q 9 は各々ピットね対 B L . B L を電位 V B L に プリチャージするための n チャネルMISトランジスタであり、これらのトランジスタ Q 7 ~ Q 9 のゲートにはイコライズ信号 E Q が印加される。

ピット韓BLとBL'、BLとBL'は各々ゲートに密線電圧V_{CC}が印加される機位電圧V_{th}の nチャネルMISトランジスタQ_B , Q_B を介して接続される。また、ピット粮BL'と!/O個、BL'と I / O 個は、各々ゲートに信号 Y が印加される n チャネルMISトランジスタQ10,Q11を介して接続される。

第4図は、第3図で示したDRAMの競出し動作を示したタイミング図である。以下同図を参照しつつ読出し動作の説明を行う。

ランジスタQ1、Q4を導通、トランジスタQ2、Q3を非導通にすることで、ピット線BL'。BL'の電位をそれぞれV_{CC}レベル、接地レベルに関梱する。

同時に増幅されたビット線 B L ′ 。 B L ′ の電位はトランジスタ Q B 。 Q B を介してビット線 B L 。 B L に伝わる。この時、ビット線 B L の電位は関値電圧 V thのトランジスタ Q B を介してビット線 B L ′ の電位 V CC が伝わるため、実際には第4 図に示すように(V CC - V th)になる。

そして、時刻T4 に信月Yが"H"レベルに立上ることで、トランジスタQ10、Q11が導通し、ピット線BL'。 BL'の電位が1/O袋IノO。 I/O に伝達され、その後別幅されて外部出力端子より"H"レベルが出力される。

そして、時刻 T₅ にワード線 W L を " L " レベルに立下けることで、メモリセル 1 とピット線 B L を 油断する。 同時に 信 B Y も立下けることでピット線 対 B と ' . B L ' と l / O l 線 対 l / O . I / O を 盗 断 する。

このようにして、ピット線 B L 。 B L 図の最大 級 M (図 位 差) を 従来の V _{CC}から (V _{CC} - V _{th}) に 減少させることによりピット M 対 B L 。 B L の 充 放 電電 液 を 減少 させることができる。

また、ワード線WLの"H"レベルがVccの増合は、メモリセル1に改込まれる"H"レベルは、近沢トランジスタQOの関位電圧をVthMとすると、(Vcc - VthH)となり、関値電圧VthM分談山し電荷を卸失する。このことからピット線BL.BLのプリチャージ電位を従来のVcc/2から(Vcc - Vth)/2に低下させることで、メモリセル1の"H"レベル記憶に対する談出しマー

その結果、DRAMの非アクセス時の電源電圧 V_{CC}′と接通レベル間にDC的に流れるスタンパイ電流が大きくなり、消費電力が大きくなるという関照点があった。

この発明は上記のような問題点を解消するためになされたもので、スタンパイ電流量を増加させることなく、ピット線の充放電電流の低減化を図った半導体記憶装置を得ることを目的とする。

(問題点を解決するための手段)

(作用)

ジンを増大させ、動作マージンを向上させるという効果もある。なお、このな合、"L"レベルの &出しマージンも考慮すると V_{th} = V_{thH} とする ことが最も望ましい。

(発明が解決しようとする問題点)

住来のピット線の充放電電流低減化を図ったDRAMは以上のように構成されており、即にトランクスタQ7を導通させてイコライズするだけではピット線 BL、BLの電位を(Vcc-Vth)/2に設定することができない。促って、内部電線VBLにより、ピット線対 BL、BL(BL)、BL(CC-Vth)/2に強制的にプリチャージする必要がある。

この内部電源 V B L は、通常電源電圧 V CC と接地レベル関の抵抗分割回路等により発生させるが、上述したようにピット枠対 B L 、 B L (B L ・ 。 B L ・)の電位を強制的に(V CC ー V th) / 2 にするため駆動能力を大きくする必要があり、分割抵抗の抵抗値を大きくすることができなかった。

この発明におけるセンスアンプは、増極時にピット線対の一方を第1の電源電圧を電圧降下手段によりシフトダウンさせた所定電位に、他方を第2の電源電圧レベルに設定したため、増幅後のピット線対の双方を接続することで、ピット線対の電位を前記所定電位の1/2に設定することができる。

(実施例)

第 1 図はこの発明の一支施例である D R A M のメモリセル及びセンスアンプ周辺回路図である。 同図において、メモリセル 1 . センスアンプ 2 . トランジスタ G 5 ~ Q 1 1 . W L . L L . I / O . I / O . 信号 E Q . Y . S O . S O は第 3 図で示した従来例と同じであるので説明は省略する。

従来例と異なりピット線対Bl.Bl間の最大 低幅の減少のためにピット線Bl.Bl' 間、B L.Bl' 間に設けられたトランジスタQ_B.; QT が取り除かれた。

また、ドランジスタQ6,接続線HL上のノードNIIL関に、ゲートに電源電圧Vccが印加される

n チャネルM $\{S$ トランジスタQ_C が設けられている。

第2図は、第1図で示したDRAMの説出し動作を示した信号である。以下、同図を参照しつつ 説出し動作の説明を行う。

町刻 T_1 にイコライズ信号 E Q が立下ると、トランジスタ Q 7 ~ Q 9 が非導通となり、既に(V_{CC} - V_{th}) / 2 にプリチャージされたピット線対 B L 、 B L はフローティング状態となる。

そして、時刻T2 にワード枠が"H"レベルに 立上ると、メモリセル1内の選択トランジスタ Q のが導通し、メモリキャパシタ C O に 蓄積された 電荷がピット枠BLに伝わり、メモリキャパシタ

ルに立下げることで、メモリセル1とピット自B しを遮断する。同時に信号Yも立下げることで、 ピット検対BL、BLと1/O線対1/O、1/ Oを遮断する。

そして、時刻TRにイコライズ信号EQを立上 ることで、トランジスタQ7~Q9を導通させる。 この時、ピット検対8L.BLの一方が(Vccー) V_{+h})、他方がOVであるので、導通したトラン ′ジスタQ7により、ピット線対BL。BLがイコ ライズさせることで、両者の電位を(Vcc-Vih) / 2 にすることができる。従って内部電源 V Blは 従来のようにピット線対BL. BLを(V_{CC}-V th) / 2 に強制的にプリチャーシする必要はな く、単に、 (V cc - V th) / 2を保持するだけで よい。その結果、内部電源Va」は駆動能力をほと んと必要としなくなり、分割抵抗の抵抗値を大き くすることができるため、スタンパイ電液を大幅 に減少できる。なお、第2回中の点線で示した部 分は、メモリキャパシタCOが"L"レベルを記 遠している場合の各信号の波形を示している。

C O が"ド"レベルを記憶している場合は、第2 図の実験に示すようにピット辞BLの電位はわず かに上昇する。

そして、時刻 T 3 に 割 即信号 S O (S O) が " H " レベル (" L " レベル) に 立上る (立下る) ことで、トランジスタ Q 5 . Q 6 は 沸 通 し 接 終 線 L しの 電位を 接地 レベルに 向けて 放電し、接 終 線 H しの 電位を (V CC - V th) に 向けて 充電 アンプ 2 を 活性 化 する。 センスアンプ 2 を 活性 化 する。 B L 間 の わ ず か な 電位 差 に よ り、トランジスタ Q 1 . Q 4 を 導 道 に す る ことで 、トランジスタ Q 2 . Q 3 を 非 導 道 に す る ことで で 、トランジスタ Q 2 . Q 3 を 非 導 道 に す る に とっ トランジスタ Q 1 . Q 4 を 導 が、トランジスタ Q 2 . Q 3 を 非 導 道 に す る ことで 、レベル・接 地 レベルに 増 極 す る。

そして、時刻Taに信号Yが立上ることで、トランジスタQ10、Q11が基づし、ピット総BLの電位が【/O線】/O・「/Oに伝達され、その後増幅されて外部出力端子より"H"レベルが出力される。

そして、時刻Tg にワード線WLを"し"レベ

このように(V_{CC}-V_{Ih})/2レベルの内部電額V_{BL}は駆動能力をほとんど必要とせず、スタンパイ電流を大幅に減少させることができるため、消費電力も大幅に低減する。

また、この実施例ではトランジスタQ_Cの導電型をロチャネルに設定したが、逆にロチャネルに しても適当に制御信号を変化させることで実現で きる。

(発明の効果)

以上説明したように、この発明によれば増橋後のピット協対の双方を接続することでピット総対の電位を各々第1の電源電圧をシフトダウンした所定電位の1/2に設定でき、プリチャージは駆動能力の小さい内部電源により行うことができるため、スタンバイ電流を増加させることなく、ピット線対の充放電電流の低減化が関れる。

4. 図面の簡単な説明

第1日はこの発明の一実施例であるDRAMの メモリセル及びセンスアンプ周辺を示す回路回、 第2回は第1回で示したDRAMの読出し動作を


特閒平1-159890(5)


示すタイミング図、節3図は従来のDRAMのメモリセル及びセンスアンプ周辺を示す図、第4図は第3図で示したDRAMの読出し動作を示すタイミング図である。


図において、1 はメモリセル、2 はセンスアンプ、B L 、(\overline{B} L) はピット線、L L 、H L は接続線、 Q_{C} は n チャネル M 1 S トランジスタ、S 0 、 \overline{S} 0 は M \emptyset 信号である。

なお、各図中間一符号は同一または相当部分を 示す。

代理人 大岩增雄







特別平1-159890(6).

統 補 正 睿(自発) 63年 昭和 **III**

特許庁長官殿

特願昭 62-322106号 1. 事件の表示

2. 発明の名称

半導体記憶装置

3.補正をする者

事件との関係 特許出願人 東京都千代田区丸の内二丁目2番3号 住 所 (601) 三菱電機株式会社 名 称 代表者 志 岐 守 哉

4.代 理 住 所

氏 名

東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内

(7375) 弁理士 大 岩 增 雄 ; (連絡先03(213)3421特許部)



第 4 図 · EQ WL Vcc 50 Vcc 50 LL HL Vcc (Vcc-Vih)/2 BĽ Vcc (Vcc-Vin)/2 BC BL (Ver-Vin)/2 豇 Y ٥ 1/0 ٥ Vcc 饧 0

5. 額正の対象

明細曲の「特許請求の範囲の體」及び「発明の 詳細な説明の脚」

- 6. 補正の内容
 - (1) 特許請求の範囲を別紙の通り補正する。
- 明旭曲の第9頁第17行の「電圧効果手 (2) 段」を「電圧降下手段」に訂正する。

以上

2. 特許請求の範囲

下手段を始え、

第1の電源性圧及び第2の電源電圧が第 1の制御信号に従い第1及び第2の電圧供給経路 よりそれぞれ供給されるセンスアンプにて、ビッ ト線対の電位差を検知し増幅することでメモリセ ルの情報を設出す方式の半導体記憶装置において、 前記第1の電圧供給経路に介装され前配第1′の 坦爾電圧を所定電位にシフトダウンさせる電圧降

前記センスアンプは、増暢時にピット段対の一 方を前記所定権仪に、他方を前記第2の電源管圧 に設定することを特徴とする半導体記憶装置。

- 前記出圧降下手段は、前記第1の電圧供 給経路に介養され糾御電極に前記第1の電源電圧 が印加されることで前配第1の電源電圧をその関 **鉛億圧だけ降下させるトランジスタを含む特許**跡 求の範囲第1項記載の半導体記憶装置。
- 前記第2の領頭電圧は接地レベルである 特許翻求の範囲第1項または第2項記収の半導体 记值装置。